Уласцівасці прадукту:
ТЫП | АПІСЦЬ |
катэгорыя | Інтэгральная схема (IC) Убудаваны Сістэма на чыпе (SoC) |
вытворца | AMD Xilinx |
серыял | Zynq®-7000 |
пакет | латок |
Статус прадукту | У продажы |
структура | MCU, FPGA |
Ядро працэсара | Двух'ядравы ARM® Cortex®-A9 MPCore™ з CoreSight™ |
Памер флэш-памяці | - |
Памер аператыўнай памяці | 256 КБ |
перыферыйная прылада | DMA |
Здольнасць падключэння | CANbus, EBI/EMI, Ethernet, IC, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
хуткасць | 667 МГц |
Асноўныя атрыбуты | Artix™-7 FPGA, лагічны блок 85K |
Працоўная тэмпература | -40°C ~ 100°C(TJ) |
Пакет/корпус | 484-LFBGA, CSPBGA |
Пакет прылады пастаўшчыка | 484-CSPBGA(19x19) |
Нумар уводу-вываду | 130 |
Базавы нумар прадукту | XC7Z020 |
Навакольнае асяроддзе і экспартная класіфікацыя:
АТРЫБУТ | АПІСЦЬ |
Статус RoHS | Адпавядаюць спецыфікацыі ROHS3 |
Узровень адчувальнасці да вільгаці (MSL) | 3 (168 гадзін) |
Статус REACH | Прадукты, якія не ўваходзяць у REACH |
ECCN | 3A991D |
ХЦУС | 8542.39.0001 |
Архітэктура першага пакалення Zynq-7000 SoC:
Сямейства Zynq®-7000 заснавана на архітэктуры Xilinx SoC.Гэтыя прадукты аб'ядноўваюць шматфункцыянальную двух'ядравую або адна'ядравую сістэму апрацоўкі (PS) на аснове ARM® Cortex™-A9 і 28-нм праграмуемую логіку (PL) Xilinx у адной прыладзе.Працэсары ARM Cortex-A9 з'яўляюцца сэрцам PS, а таксама ўключаюць унутраную памяць, інтэрфейсы знешняй памяці і багаты набор інтэрфейсаў падлучэння перыферыйных прылад.Сістэма апрацоўкі (PS) Прыкладны працэсар (APU) на базе ARM Cortex-A9 • 2,5 DMIPS/МГц на працэсар • Частата працэсара: да 1 Ггц • Падтрымка кагерэнтнага мультыпрацэсара • Архітэктура ARMv7-A • Бяспека TrustZone® • Інструкцыя Thumb®-2 набор • Архітэктура асяроддзя выканання Jazelle® RCT • Механізм апрацоўкі мультымедыя NEON™ • Вектарны блок з плаваючай кропкай адзінарнай і падвойнай дакладнасці (VFPU) • CoreSight™ і Macrocell Program Trace (PTM) • Таймер і перапыненні • Тры вартавых таймера • Адзін глабальны таймер • Два лічыльніка з патройным таймерам Кэшы • 32 КБ 4-палоснага набора-асацыятыўных інструкцый і кэш даных узроўню 1 (незалежныя для кожнага працэсара) • 512 КБ 8-палоснага набора-асацыятыўнага кэша 2-га ўзроўню (агульны паміж працэсарамі) • Падтрымка цотнасці байтаў Памяць на чыпе • ПЗУ для загрузкі на чыпе • 256 КБ аператыўнай памяці на чыпе (OCM) • Падтрымка цотнасці байтаў Інтэрфейсы знешняй памяці • Шматпратакольны кантролер дынамічнай памяці • 16-бітныя або 32-бітныя інтэрфейсы для DDR3, DDR3L, DDR2 або Памяць LPDDR2 • Падтрымка ECC у 16-бітным рэжыме • 1 ГБ адраснай прасторы з дапамогай single ранг 8-, 16- або 32-бітнай памяці • Інтэрфейсы статычнай памяці • 8-бітная шына даных SRAM з падтрымкай да 64 МБ • Падтрымка паралельнай флэш-памяці NOR • Падтрымка флэш-памяці ONFI1.0 NAND (1-біт ECC ) • 1-бітны SPI, 2-бітны SPI, 4-бітны SPI (чатырохразрадны SPI) або два чатырохразрадныя SPI (8-бітны) паслядоўны NOR flash 8-канальны кантролер DMA • Памяць-памяць, памяць-да -перыферыйныя прылады, перыферыйныя прылады ў памяць і падтрымка транзакцый рассейвання Перыферыйныя прылады ўводу-вываду і інтэрфейсы • Два 10/100/1000 троххуткасных перыферыйных прылад Ethernet MAC з IEEE Std 802.3 і IEEE Std 1588 рэвізіі 2.0 Падтрымка Scatter-gather DMA магчымасць • Прызнанне 1588 рэв.2 кадры PTP • Інтэрфейсы GMII, RGMII і SGMII • Дзве перыферыйныя прылады USB 2.0 OTG, кожная з якіх падтрымлівае да 12 канчатковых кропак • Ядро IP прылады, сумяшчальнае з USB 2.0 • Падтрымка на хаду, высокай хуткасці, поўнай хуткасці і нізкай хуткасці хуткасныя рэжымы • USB-хост, сумяшчальны з Intel EHCI • 8-бітны знешні інтэрфейс PHY ULPI • Два поўных сумяшчальных з CAN 2.0B інтэрфейсу шыны CAN • CAN 2.0-A і CAN 2.0-B і сумяшчальны са стандартам ISO 118981-1 • Знешні інтэрфейс PHY • Два SD /SDIO 2.0/MMC3.31 сумяшчальныя кантролеры • Два поўнадуплексных парта SPI з трыма выбарамі перыферыйных мікрасхем • Два высакахуткасных UART (да 1 Мбіт/с) • Два галоўны і падпарадкаваны інтэрфейсы I2C • GPIO з чатырма 32-бітнымі банкамі , з якіх да 54 бітаў можна выкарыстоўваць з PS I/O (адзін банк 32b і адзін банк 22b) і да 64 бітаў (да двух банкаў 32b), падлучаных да праграмуемай логікі • Да 54 гнуткіх мультыплексаваны ўвод-вывад (MIO) для прызначэння перыферыйных кантактаў Interconnect • Высокая прапускная здольнасць злучэння ў межах PS і паміж PS і PL • На аснове ARM AMBA® AXI • Падтрымка QoS на Critical майстры для латэнтнасці і групы.