параметр:
імя параметра | значэнне атрыбута |
Ці сертыфікавана Rohs? | сустракае |
Гандлёвыя назвы | XILINX (Xilinx) |
Код адпаведнасці Reach | камплі |
Код ECCN | 3A991.D |
максімальная тактавая частата | 667 МГц |
Код JESD-30 | S-PBGA-B484 |
Код JESD-609 | e1 |
Узровень адчувальнасці да вільготнасці | 3 |
колькасць запісаў | 338 |
Колькасць лагічных адзінак | 147443 |
Час выхаду | 338 |
Колькасць тэрміналаў | 484 |
Матэрыял корпуса ўпакоўкі | ПЛАСТЫК/ЭПАКСІЛЬ |
код пакета | FBGA |
Інкапсуляваць эквівалентны код | BGA484,22X22,32 |
Форма ўпакоўкі | ПЛОШЧА |
Форма пакета | МАСІЎ СЕТКІ, Дробны крок |
Пікавая тэмпература аплаўлення (па Цэльсію) | 260 |
крыніца харчавання | 1,2,1,2/3,3,2,5/3,3 В |
Праграмуемы лагічны тып | ПОЛЕВЫЯ ПРАГРАМУЕМЫЯ ВАРАТЫ |
Статус сертыфікацыі | Не кваліфікаваны |
павярхоўны мантаж | ТАК |
тэхналогіі | CMOS |
Тэрмінальная паверхня | АЛАВЯНА СРЭБРА МЕДЗЬ |
Тэрмінальная форма | МЯЧ |
Крок клемы | 0,8 мм |
Размяшчэнне тэрмінала | ДНІЗ |
Максімальны час пры максімальнай тэмпературы аплаўлення | 30 |
Агульнае апісанне :
FPGA серыі Xilinx® 7 складаецца з чатырох сямействаў FPGA, якія адказваюць поўнаму спектру сістэмных патрабаванняў, пачынаючы ад нізкай кошту, малога формаў-фактара,
недарагія, вялікія аб'ёмы прыкладанняў да звышвысокага ўзроўню прапускной здольнасці, лагічнай ёмістасці і магчымасці апрацоўкі сігналаў для самых патрабавальных
высокапрадукцыйныя прыкладанні.FPGA серыі 7 ўключаюць:
• Сямейства Spartan®-7: аптымізавана для нізкай кошту, мінімальнай магутнасці і высокай
Прадукцыйнасць уводу-вываду.Даступны ў недарагім, вельмі малым формаў-фактары
упакоўка для найменшага памеру друкаванай платы.
• Сямейства Artix®-7: аптымізавана для прыкладанняў з нізкім энергаспажываннем, якія патрабуюць паслядоўнага порта
трансіверы і высокая DSP і лагічная прапускная здольнасць.Забяспечвае самы нізкі
агульны кошт спісу матэрыялаў для высокай прапускной здольнасці, адчувальных да выдаткаў
прыкладанняў.
• Сямейства Kintex®-7: аптымізавана для лепшага суадносін кошт-прадукцыйнасць з 2X
паляпшэнне ў параўнанні з папярэднім пакаленнем, што дазваляе новы клас
ПЛІС.
• Сямейства Virtex®-7: аптымізавана для найвышэйшай прадукцыйнасці сістэмы і
ёмістасць з 2-кратным павышэннем прадукцыйнасці сістэмы.Найвышэйшы
прылады з магчымасцямі, уключаныя ў шматслойнае крэмніевае міжзлучэнне (SSI)
тэхналогіі.
Пабудаваныя на аснове сучаснай, высокапрадукцыйнай, нізкай магутнасці (HPL), 28 нм, high-k metal gate (HKMG) тэхналогіі, FPGA 7 серыі дазваляюць
беспрэцэдэнтнае павышэнне прадукцыйнасці сістэмы з прапускной здольнасцю ўводу/вываду 2,9 Тбіт/с, ёмістасцю лагічных ячэек 2 мільёны і DSP 5,3 TMAC/с, спажываючы пры гэтым на 50% менш
магутнасці, чым прылады папярэдняга пакалення, каб прапанаваць цалкам праграмуемую альтэрнатыву ASSP і ASIC.
Рэзюмэ функцый 7 Series FPGA
• Удасканаленая высокапрадукцыйная логіка FPGA, заснаваная на рэальным выглядзе з 6 уваходамі
тэхналогія up table (LUT), якая канфігуруецца як размеркаваная памяць.
• Двухпартовая блочная аператыўная памяць 36 Кб з убудаванай логікай FIFO для дадзеных на чыпе
буферызацыя.
• Высокапрадукцыйная тэхналогія SelectIO™ з падтрымкай DDR3
інтэрфейсы да 1866 Мбіт/с.
• Высакахуткаснае паслядоўнае злучэнне з убудаванымі мультыгігабітнымі прыёмаперадатчыкамі
ад 600 Мбіт/с да макс.хуткасці ад 6,6 Гбіт/с да 28,05 Гбіт/с, прапаноўваючы a
спецыяльны рэжым з нізкім энергаспажываннем, аптымізаваны для інтэрфейсаў чып-чып.
• Наладжвальны карыстальнікам аналагавы інтэрфейс (XADC), які ўключае падвойны інтэрфейс
12-разрадныя аналага-лічбавыя пераўтваральнікі 1MSPS з убудаванай цеплавой і
датчыкі падачы.
• Кавалачкі DSP з множнікам 25 х 18, 48-бітным акумулятарам і папярэднім суматарам
для высокапрадукцыйнай фільтрацыі, у тым ліку аптымізаванай сіметрычнай
каэфіцыент фільтрацыі.
• Магутныя пліткі кіравання гадзінамі (CMT), якія спалучаюць фазавую блакіроўку
цыкла (PLL) і блокі дыспетчара тактавага сігналу ў змешаным рэжыме (MMCM) для высокіх
дакладнасць і нізкі джиттер.
• Хуткае разгортванне ўбудаванай апрацоўкі з дапамогай працэсара MicroBlaze™.
• Убудаваны блок для PCI Express® (PCIe), да x8 Gen3
Дызайн канчатковай кропкі і каранёвага порта.
• Шырокі выбар варыянтаў канфігурацыі, уключаючы падтрымку
таварная памяць, 256-бітнае шыфраванне AES з HMAC/SHA-256
аўтэнтыфікацыя і ўбудаванае выяўленне і выпраўленне SEU.
• Недарагі фліп-чып з драцяным злучэннем, голым плашкам і фліп з высокай цэласнасцю сігналу
упакоўка чыпаў, якая прапануе лёгкую міграцыю паміж членамі сям'і
той жа пакет.Усе пакеты даступныя без свінцу і выбраныя
пакеты ў варыянце Pb.
• Распрацаваны для высокай прадукцыйнасці і мінімальнай магутнасці з 28 нм,
HKMG, працэс HPL, тэхналогія працэсу напружання ядра 1,0 В і
Варыянт напружання ядра 0,9 В для яшчэ меншай магутнасці.